据EE Times网站消息，三星电子4月13日宣布，已开发出基于该公司圆片级堆叠工艺（Wafer-level stack process， WSP）的三维芯片封装技术。

三星的WSP技术采用硅上的通孔以完成上下互连，该技术用于手持设备和其它产品的小型混合型封装。

该公司首枚三维封装芯片是一个16GB的存储器，该存储器在一个单元内堆叠了8个2GB的存储器芯片。据该公司称该项技术在尺寸上远小于当前已有的多芯片封装技术。其堆叠了8层2GB NAND存储器芯片的封装原型，总厚度只有0.56毫米。

三星电子表示将在2007年初将这种技术用于手机和其它消费电子产品的NAND存储器卡。之后该公司将会把这项技术应用于复杂的高性能的封装内系统（syetem-in-package，SiP）解决方案，以及用于服务器的高容量DRAM堆叠封装。

三星采用激光打孔技术来形成硅上的通孔，而非传统的干法刻蚀。这种方法缩减了干法刻蚀所需要的光刻以及相关的掩模版制作成本，加工时间也比干法刻蚀大为缩短。

相关链接（英文）：
http://www.eetimes.com/news/semi/showArticle.jhtml;jsessionid=ZM0ERKQCMRTYSQSNDBECKHSCJUMEKJVN?articleID=185301020