要L
80C186-1016位微处理器,它把个最常用的微处理器系统部件组合在一块芯片上,性能是标准

L

2一个基本指令周期时序图

L
80C186-10DMA部件、定时器部件、中断控制部件、总线控制部件、片选信号和准备就绪信号生成部件以及集成在一块单芯片上,具体结构如图所示。
80C186-10 CPU4个位通用寄存器、、、,个位指针寄存器、、、,个位段寄存器、、、,个位指令指针和个位状态寄存器,以及个字节的预取指令队列和字节的预存指令队列。取指令和执行指令是由分离部件、总线接口部件和执行部件各自完成的。
80C186 CPU
L
4个状态,即图中的、、、。每个状态是80C186-10中处理动作的最小单位,即时钟周期。虽然各条指令的周期有很大的差别,但它们仍然是由以下一些基本的总线周期组成的:存储器读写、输入输出端口读写、中断响应。
L
ST/STOP位启动停止通道位被设置,就会产生周期。若被编程为同步传送,则必须先产生一个,因此,源目标指针和传输计数寄存器若使用的话必须在这一位被设置前完成编程。在时,将执行以下两个操作:每个通道的启动停止位被复位或,任何在执行中的传送被放弃。
80C186-10CPU一个一个地进行服务。内部中断源定时器和通道能够被它们自己的控制寄存器或由在中断控制器中的屏蔽位来禁止。80C186-10的中断控制器有自己的控制寄存器,该寄存器用于设置控制器的操作方式。
类似。中断控制器对在所有三种方式下的内部中断响应是相同的,不同的地方仅在于对个外部中断引脚的功能解释上。中断控制器被设置到三种方式之一是通过对在和控制寄存器中的正确位进行编程来实现的。中断控制器的三种操作方式为全嵌套方式、级联方式和特殊全嵌套方式。
80C186-10
80C186-108086总线结构非常相似,它具有多路转换地址数据总线,以及各种各样的控制和状态总线,如表所示。每个总线周期需要最少个时钟周期和任意多个等待状态,其需要等待状态的个数由外部存储器和外部设备的访问速度所决定。
80C186-107种类型:数据传送、算术、移位环移逻辑、串处理、控制转移、高级指令和处理器控制。一条
80C186-10L
(或外部频率输入驱动一个二分频电路,此电路为80C186-10生成占空比为的周期时钟。80C186-10的所有时序都是参考这一信号的,该信号可以从80C186-10的引脚上得到,在信号从高电平到低电平转换时改变状态。时钟发生器还为系统提供一个同步的复位信号,这一信号同步于时钟输入信号。复位输入信号还复位二分频器,当输入信号第一次有效时,将生成一个单个时钟周期的内部复位脉冲。
80C186-10
L
80C186-10
L
. 微型计算机系统原理及应用清华大学出版社
. M
