作为多功能抖动和定时分析应用程序TDSJIT3 是分析和调试电路（如PLL）的一种方便且功能强大的工具。它可在时域和频率域内提供精确的测量和清晰的图形，从而帮助用户快速表征PLL 的特性，如抖动生成、抖动容限、抖动传递

抖动生成与检验

要表征PLL，需要使用可控制抖动的测试信号。信号发生器可生成这种测试信号，但是，如果生成器的调制特征未知或未校准，检验测试信号的速率和偏差就变得尤为重要。可以使用TDSJIT3 来测量所生成的信号中的抖动。抖动生成测量与抖动输出测量相同。

抖动是指距正常值的时间偏差。实际上，抖动的类型有许多种。其中，最常用的就是周期抖动和TIE（时间间隔误差）抖动。众所周知，周期抖动是TIE 抖动的一阶微分，或者相反，TIE 抖动是周期抖动的积分

为周期抖动，Pn为实际周期，P为标称周期，为TIE抖动。频率与相位为相关变量。因为PLL是相位闭锁环路，所以相位理所当然成为要查看的变量。相位是频率的积分，而频率是相位的差分。所以，相位抖动与频率抖动的关系同于TIE抖动与周期抖动的关系。周期抖动与频率抖动的关系如下：

相对而言，周期抖动小于标称周期时，频率抖动与周期抖动成比例变化。如果周期抖动大于标称周期，则不应忽略，频率抖动与周期抖动不再成比例变化。

图1：FM信号生成和测量的设置

在下例中，将一个三角波信号用于调频(frequency modulation, FM)。在图1中，使用了一个函数发生器来生成三角波信号，而三角波信号将被用作信号发生器的外部调制输入。然后，RF 输出将与Tektronix TDS7404B 实时示波器连接。在实时示波器上运行的TDSJIT3 用于测量抖动。

图2：扩展时钟信号频率的时间趋势图

图2显示了使用TDSJIT3 捕获的频率—时间实测图。为了更清楚地查看应用的调制，应当消除高频噪声。具体操作为：在TDSJIT3 中打开“测量”>“配置测量”> “滤波器”，然后应用适当的低通滤波器。（在本例中，使用的截止频率为2 MHz。）其结果显示在图3 中。

图3：扩频时钟信号的低通滤波频率的时间趋势图

通过此图，可以直观地检验调频的速率与偏差，以及调制载波的中心频率。

低通滤波周期也具有三角形态。这是因为调制是窄带FM。周期变化相对较小，因而周期抖动与频率抖动成比例变化。

请注意，TIE 抖动是周期抖动的积分。对三角函数进行积分运算，与正弦函数的形状相似。

PLL 抖动跟踪性能测试

抖动跟踪性能测试的目的在于：了解PLL 在保持锁定的情况下能在其输入信号上处理的抖动量。对于任何给定的调制频率，如果抖动达到一定的偏差，则PLL 会解除锁定。在本测试中，TDSJIT3 用于检验应用于PLL 的抖动水平， 测试中的设备通常会在PLL 解除锁定时予以指示，如图4 所示。在本测试中，TDSJIT3 的作用与其在抖动生成测试中的作用相同。

图4：PLL抖动跟踪性能测试设置

使用TDSJIT3 可以通过时域视图和频率域视图轻松地测量和查看抖动的幅度与频率。

图5：抖动分量图

如图5 所示，周期抖动(PJ) 分量的精确幅度可通过执行Rj-Dj分离获得。执行Rj-Dj分离得出的周期抖动峰-峰(peak-peak) 值为4.7ns，此值与时间趋势图中的游标测量密切相关。频谱图显示周期抖动的频率为225kHz， 其RMS 值与在时域中测量的峰-峰值相关。

抖动传递

抖动传递测试将进出PLL 的抖动进行比较，抖动传递测试设置如图6所示。借助TDSJIT3中的传递函数图，可以轻松完成此项任务。在TDSJIT3 中，在PLL 的输入信号上配置一个抖动测量，并在PLL 的输出信号上配置另外一个等效的抖动测量。然后查看两项测量之间的传递函数。一般将输出测量作为传递函数的分子。

图6：抖动传递测试设置

在下例中，输入信号是在前面的抖动跟踪测试中使用的FM信号。在TDSJIT3中，第一个测量为此FM 信号上的时钟TIE。第二个测量应为PLL 输出信号上的时钟TIE， 在测试中PLL 使用此FM 信号作为输入信号。这里选择时钟PLL TIE 作为第二个测量。使用此配置在TDSJIT3 中对软件PLL 进行测试。软件PLL 是一阶的，其截止频率为2.25 MHz，此值为调制信号频率的10 倍。

要在TDSJIT3 中创建传递函数图，请转到“图”>“创建”， 然后选择与输出信号相对应的测量。在“添加图”下，选择“传递函数”，然后选择与输入信号相对应的测量作为传递函数的分母。

图7：PLL的传递函数

图8：PLL输出的抖动分量

如图7所示，在指定的PLL 截止频率处，传递函数的增益为-149.2 m（单位为log10）。此增益乘以20 后即可转换为分贝(dB)，结果为-3dB。此结果确定了PLL 在测试中的带宽。请注意，在默认情况下传递函数图使用平均值，而计算几个捕获的平均值会使图变得更平滑。如图8所示，与图5中的值相比，PLL 输出处的周期抖动大约衰减了10 倍。这与以下事实相符：周期抖动的频率比PLL 截止频率低10 倍。