半导体工业界已经接受应变硅作为一种改进器件性能和降低功耗的便宜有效的途径。拉伸性氮化物覆盖层已经在生产中被用于改进NMOS器件的性能，现在AMD和IBM的一个合作项目展示出如何在一个高性能CMOS工艺流程中结合拉伸性和压缩性应力氮化物接触衬垫来同时提高NMOS和PMOS的性能。
　　在2004年12月的国际电子器件会议(IEDM)上表示：双应力衬垫(DSL)方法导致NMOS和PMOS中的有效驱动电流分别增加15%和32%，饱和驱动电流分别增加11%和20%。PMOS的空穴迁移率在不使用SiGe的情况下可以提高60%，这已经成为其他应变硅研究的焦点。
　　相比于不采用该项技术制备的晶体管，这些提高等同于在相等的功率级别下晶体管速度增加24%。产量同样也是比得上的。AMD和IBM表示这使得他们成为首先把应变硅引入绝缘硅(SOI)技术的公司，并且得到了提高的性能和节约的功耗。
　　在一份发行出版物中，AMD称打算逐渐地把新的应变硅技术结合到它所有的90纳米微处理器平台中，包括将来的AMD64多核心处理器。不过在国际电子器件会议的论文中有研究人员指出，单核心和多核心的绝缘硅微处理器已经在多重大容量制造设备中使用双衬垫工艺制备。他们还指出该技术可以扩展到65纳米CMOS。
　　AMD计划在2005年上半年推出首批使用该项技术的90纳米AMD64处理器。IBM计划把这项技术引入到多个90纳米处理器平台中，包括它的基于功耗结构的芯片，并安排在2005年上半年开始推出首批产品。
　　IBM系统和技术部的技术发展与联盟副主管Lisa Su说，“创新已经超过缩小尺寸成为半导体技术性能提高的主要推动力” 。
　　双衬垫(参看图)是在硅化物工艺之后形成的。首先，一个高拉伸性的Si3N4牡姹痪鹊氐砘谡鼍稀Ｈ缓笳獠隳け豢坛赏及福琍MOS区域的膜层被刻蚀去除。接着，一个高压缩性的Si3N4衬垫被淀积，这层膜也被刻成图案，NMOS区域的膜层被蚀刻去除。或者，薄膜可以相反的顺序淀积。接下来的工艺流程，包括层间绝缘和接触形成，保持不变。
　　工艺中的一项挑战就是PMOS区域的衬垫必须在有硅化物的情况下被清除掉，结果是硅化物在暴露区域的面电阻值会被去除工艺影响。一项“优化”的蚀刻工艺已经被开发出来以保持下面的硅化物的面电阻。
　　结合绝缘硅技术的双应力衬垫由来自IBM、AMD、Sony和Toshiba的工程师在IBM的半导体研发中心，和来自AMD位于德国Dresden的fab 30研究室的工程师，共同开发出来的。
　　AMD逻辑技术开展副主管Nick Kepler说，“应变硅工程的这项突破，是我们共同发展联盟的结果，是IBM纽约实验室、与AMD德国实验室合作小组的努力结果”。
　　“创新工艺技术，例如应变硅，使得AMD能够带给我们的客户更多的价值”，AMD计算产品部副执行主管Dirk Meyer说，“我们在高级硅技术上的进步的共享使得AMD能够提供目前最好的性能功耗比，我们期望应变硅的这项发展能够在2005年中期我们开始推出双核AMD Opteron处理器的时候更大地提升我们的领先地位”。
　　IBM和AMD自2003年1月开始合作开发下一代半导体制备工艺技术。