ModelSim是业界最优秀的HDL语言仿真器，具有快速的仿真性能和最先进的调试能力，支持众多的ASIC和FPGA厂家库，是作FPGA、ASIC设计的RTL级和门级电路仿真的首选。全面支持VHDL和Verilog语言的IEEE 标准，以及IEEE VITAL 1076.4－95 标准，支持C语言功能调用,支持 C模型、基于SWIFT的SmartModel逻辑模型和硬件模型的仿真。它具有丰富而又易用的图形用户界面，提供最友好的调试环境，为加快调试提供强有力的手段。 
    主要特点： 
    1、单内核三语言VHDL、Verilog和System-c混合仿真器，可以进行VHDL，Verilog以及VHDL和Verilog混合仿真; 
    2、高性能的RTL和门级优化，本地编译结构，编译仿真速度快; 
    3、编译的代码与机器和版本无关，便于数据移植和库维护; 
    4、支持加密IP，便于保护IP核; 
    5、集成 C调试器，可以在统一的界面中同时仿真C 和VHDL\Verilog; 
    6、完全支持Verilog-2001，初步支持System Verilog，beta版支持PSL;ModelSim是唯一支持所有标准的仿真器，同时也是定义和执行这些标准的积极的参与者; 
    7、先进的Signal Spy功能，可以方便地访问VHDL 或者 VHDL 和Verilog 混合设计中的下层模块的信号，便于设计调试; 
    8、先进的Dataflow窗口，可以迅速追踪到导致不定状态的原因，并显示整条路径;集成的Performance analyzer帮助分析性能瓶颈，加速仿真; 
    9、同一波形窗口可以显示多组波形，并且能进行多种模式的波形比较（Wave Compare）; 
    10、先进的代码覆盖率模块Code coverage，能报告出每个分支的执行情况，进一步提高了测试的完整性; 
    11、支持Tcl/Tk文件; 
    12、提供源代码模版和助手; 
    13、支持项目管理