摘要
　　MTJ（磁隧道结）是下一代自旋电子器件应用如磁随机存储器(MRAM)、超高密度存储磁头和自旋逻辑器件的关键组成部分。本文给出了在物理气相淀积(PVD)腔中用于生产MRAM隧穿磁阻(TMR)多层膜的直线动态淀积(LDD)技术的详细结果。
　　磁隧道结因其高隧穿磁阻（TMR，室温下高达220%）和大范围可调的电阻面积积（RA，从几Ω.um2 到几千Ω.um2），是下一代自旋电子（自旋输运电子学）器件应用如磁随机存储器(MRAM)、超高密度存储磁头和自旋逻辑器件的关键组成部分。磁随机存储器非常有希望成为替代闪存、静态和动态存储器的通用存储器。新的磁随机存储器技术，尤其是作为手持设备中与CMOS逻辑电路相结合的嵌入式内存时，有巨大的市场潜力。

　　一个基本的磁隧道结叠层包括两个由薄隧穿势垒层，如Al₂O₃或MgO，分隔开的电极。两个电极是铁磁薄膜层。制备高性能的磁隧道结叠层（通常包括六层以上的薄膜）是MRAM制造中最关键步骤之一。MTJ叠层淀积的特殊要求与硅半导体器件多层金属化的要求非常不同。除此之外的最重要要求包括：达到0.01纳米的精确薄层控制能力，200毫米和300毫米晶圆上极好的材料均匀度，光滑的表面（界面）结构，快速的多层膜淀积能力，制备薄绝缘势垒层的可控氧化过程和低的系统拥有成本。
　　使用简单的平行靶-衬底结构的传统PVD系统不能解决面临的这些挑战。当前，有两种特别设计的PVD组系统有能力满足这些苛刻的要求：无快速衬底旋转的直线动态淀积(LDD)设计和有快速衬底旋转的非共轴倾斜衬底-靶结构设计。本文着重给出LDD技术的优异特性，并对两种新颖的PVD设计做一些比较。

　　厚度均匀性
　　因为阴极的腐蚀轮廓会映像到衬底上，所以用PVD阴极（通常为直流磁控溅射）在固定的晶圆衬底上淀积的膜层不会有特别好的厚度均匀性。现在有一些解决这个不均匀性问题的办法，例如旋转阴极下面的非共轴晶圆或在靶后面旋转一个偏心的永磁体系统。这里讨论的是膜非常薄的情况，这个方法需要几十次的旋转来获得达到要求的均匀性效果。因为很薄的膜的淀积时间非常短（例如，1纳米或更薄只需几秒），所以需要很高的晶圆旋转速度，这样会导致很多缺点：与超高真空腔的兼容问题、长期的机械可靠性和杂质颗粒的产生。

　　另外，通常需要在淀积过程中在衬底上外加磁场来导致磁性薄膜的磁各向异性。除非靶晶圆间距很大，在衬底高度的旋转取向磁场会与来自靶的磁控管磁场互相干扰导致等离子涨落，反过来影响厚度均匀性和膜厚的精确控制。但是，靶晶圆距离很大会导致淀积系统非常低的收集率，例如，大部分非常昂贵的材料会淀积到护罩上而不是晶圆上。
　　另一方面，所谓的LDD技术即在阴极下面直线地移动晶圆，不用旋转晶圆就可以在大尺度淀积（高达300mm）中获得高的厚度均匀性。这个LDD技术也有其他优异的淀积特性，例如使用近的靶晶圆距离（约2英寸）有良好的覆盖率，高于0.01纳米的精确厚度控制能力（通过精确调节靶下面晶圆的移动速度），没有高速旋转及相关运动以及没有机械开关遮蔽窗所产生的良好机械可靠性。

　　图1给出了使用基于LDD的PVD系统在300mm晶圆上淀积MTJ叠层所使用的典型材料的厚度的均匀性。已经在MTJ叠层中使用的最薄铝层和钌层中获得了s<;0.3%的厚度均匀性。其他材料CoFe, NiFe, NiFeCr, Ta和PtMn的厚度均匀性小于0.6%。作为LDD PVD系统一部分而特殊设计的电磁铁能在衬底上产生均匀的磁场，达到特别好的磁性均匀性。图2给出了200mm和300mm晶圆上10纳米厚的NiFe薄膜的磁性均匀性。
　　需要指出的是仅仅通过加速或减速靶下面的晶圆，就可以在300mm的大衬底上沿着晶圆运动方向形成楔形膜层。这个楔形堆叠技术对于在单个晶圆上大范围厚度内评估MTJ叠层性能与厚度的依赖关系非常有效，例如隧穿磁阻、电阻面积积与厚度的依赖关系。

　　表面（界面）的光滑度
　　表面（界面）光滑度对于多层MTJ叠层中能否获得高隧穿磁阻、高击穿电压、低的自由（存储）层与钉扎（参考）层间耦合场以及致晶圆上密分布来说，至关重要。低淀积压强下，吸附原子有较长的自由程，这增加了吸附原子在衬底表面的迁移率，结果可以形成光滑的表面结构。
　　拥有短的靶晶圆间距（~2英寸）和低淀积气压（几分之mTorr）的LDD技术，因其多角度淀积而且吸附原子有高的表面迁移率，能够生长出光滑的膜层。在有更远靶晶圆间距的传统溅射过程中，吸附原子通常是经过校准并以接近垂直的入射角度到达衬底。因为衬底是在吸附原子流中移进和移出，LDD技术导致更多的斜入射。同样，因为靶晶圆距离很小，吸附原子事实上没有经过气相碰撞就到达了衬底。这些因素都增加了衬底上的表面迁移率，使得表面达到一些专家认为目前只有离子束淀积技术可以达到的光滑度。图3给出了Si/Ta5/PtMn20/CoFe2.2/Ru0.8/CoFe2.2（单位：纳米）叠层的表面粗糙度（用原子力显微镜测量），没有采用额外的光滑技术RMS就达到0.20纳米。它是一个典型的底部叠层，氧化铝薄势垒层就直接在这个叠层上生长。这些结果表明LDD技术能够固有地提供低的表面（界面）粗糙度，得到高的隧穿磁阻和低的层间耦合场。

　　高性能隧穿磁阻
　　LDD的优越性能—厚度均匀、精确薄膜控制和光滑表面，使得MTJ有良好的磁性能。图4展示了一种代表性MTJ叠层器Ta10/PtMn20/CoFe2.2/Ru0.8/CoFe2.2/Al2O3(t)/CoFe1.5/NiFe4/Ta5（单位：纳米）的隧穿磁阻值，电阻面积积的范围从健さm2到kΩ·祄2。要形成Al2O3势垒层，首先淀积一薄层厚度为t的铝，接着用低能远程等离子（ECWR等离子源）氧化工艺得到高RA（大于50 健さm2, t=0.5-1.0 纳米）的MTJ叠层，或者用自然氧化来得到低RA（小于100 健さm2, t<;0.6纳米）的MTJ膜层。在室温下使用光刻加工结或未刻蚀的膜内电流隧穿技术（CIPT）来测量TMR。从图中可以看出，用CIPT来测量的高RA（约3 kΩ.um2）的MTJ叠层和用光刻成形结来测量的低RA（约3 Ω.um2）的MTJ叠层，隧穿磁阻分别高达73%和11%。对于自然氧化薄势垒（t约为0.5纳米）的10Ω.um2低RA MTJ，隧穿磁阻大于30%。这篇文章投稿后，Singulus公司的研发小组已经利用其专利的MgO势垒技术成功地在室温下获得了高达200%的隧穿磁阻。

　　图5展示了低RA MTJ叠层Ta/CuN/Ta/PtMn/CoFe/Ru/CoFeB/Al0.5/Ox/CoFeB/Ta/Cu/Ta的TEM截面图，使用CoFeB作为无定形钉扎层来得到光滑的氧化铝势垒。可以看到，仅0.5纳米厚的薄氧化铝势垒仍然是均匀和连续的，这证明了使用LDD技术可以制造超薄的高质量势垒。
　　LDD技术也证明了其优异的可重复性和薄膜可控性。图6展示了刻蚀加工的不同晶圆之间隧穿磁阻和RA的变化。隧穿磁阻和RA的变化范围分别为1.27%和5%，其中RA的变化对应于氧化铝势垒层厚度0.01纳米的变化。 ;

　　降低拥有成本
　　有了LDD技术，即使对于300mm的设备，通过保持合理的小尺寸，还是可以在一个淀积腔中装配多个阴极。上面讨论的结果就是在一个10阴极排列的300mm腔中得到的，加上一个额外的氧化和前清洗步骤。LDD的一个典型特征是在不同尺寸晶圆上的淀积几乎没有什么差别。为某一尺寸晶圆开发的工艺可以直接用于其它所有类型的衬底。这一特点将会使研发成果向大规模制造转化变得更为容易。
　　前面讨论过的高收集率及高速淀积、各个膜层淀积之间较短的等待时间以及多靶腔中晶圆的高效处理（一个淀积腔可以淀积所有材料），使得一个典型的MTJ叠层Ta5/PtMn15/CoFe2/Ru0.8/CoFe2/Al0.8/Ox 30s/CoFe1.5/NiFe3.5/Ta5（单位：纳米）可以9wph的高产能制造。在群集腔中装入第二个淀积腔能把生产能力倍增到18wph，这对于大规模生产尤为重要。
　　LDD技术高收集率的另一个优点是，相对包括非共轴斜淀积在内的靶晶圆大间距设计，明显地降低了淀积成本。对于像PtMn、IrMn和钌这样的昂贵材料，在生产300mm晶圆的情况下，使用LDD技术可以降低一半的成本。
　　因为LDD允许在对设备尺寸没有负面影响的情况下，使用足够大的靶，靶的寿命允许LDD设备运转四周（每周7天24小时运行），直到下一次换靶和拆卸清洗。与预定停工期后的快速真空恢复（设备重新运转前需要16小时）相结合，这个特点使得系统有更多的有效工作时间。
　　虽然不言自明，这里还要指出上面说的10靶LDD组的前瞻设计已经结合了所有必要的机械配件，使其能够在半导体生产的情况下可靠地运行。除了良好的机械设计，所有的辅助手段和灵活的软件让创新的LDD多靶PVD设备使用起来更为轻松方便。 ;

作者信息：
Wolfram Maass是Singulus Technologies AG高级经理，半导体设备部主管。1984年在德国雷根斯堡大学获得博士学位后，他参与了半导体和存储工业中的大量开发、制造和安装薄膜设备的项目。
Yiming Huai是Grandis Inc首席技术官和副总裁。不久之前曾任Read-Rite公司的高级薄膜主管，并领导了高密度磁盘存储自旋阀磁头的研发和生产。他在加拿大蒙特利尔大学获得物理学硕士和博士学位。