Thru-Si Technologies公司（位于美国加州的Sunnyvale）开发了一种新技术，可以将多个含有不同功能线路的（例如存储器，逻辑线路，模拟线路和数字线路等）芯片堆垒在一起进行封装。此项技术，称为S-WLP（ stacked wafer-level package ，堆垒晶圆片封装），是为智能卡以及便携式和无线电等特别需要缩小体积的电子产品，开发出一种经济可行的多层芯片堆垒封装方法。

----此项封装技术的要点，是在晶圆上形成和印制线路板类似的，垂直穿透晶圆的穿孔并做成连接晶圆上下两面的接触;采用的方法是该公司晶圆制造工艺中的等离子体腐蚀工艺ADP（在常压下游等离子体< atmospheric downstream plasma>中进行腐蚀）。此项技术是将多块具有不同功能的集成电路晶圆，在进行划片以前就堆垒在一起，保持住集成电路制造中的规模生产优点，然后再进行划片。

----制造过程中形成金属绝缘的穿孔，深度为50到150μm。穿孔首先在晶圆的上侧形成，并使之和集成电路相应的连接层相连。下一步采用ADP工序，在晶圆的下侧有选择性地将硅腐蚀掉。此时没有使用光刻掩模版就形成了穿透硅的穿孔。

----S-WLP工艺还在晶圆的背面形成穿透硅片的坚固结实的接触（参看付图）。这些在背面形成的接触，接点的性能和倒装芯片所达到的性能很接近，并且可以直接和另一个晶圆或硅衬底键合，不需要再另外制造突起。

----当穿孔的接触形成后，进行晶圆的堆垒，然后再进行切片。和其它的封装工艺（如倒装芯片和引线键合工艺）不同，S-WLP工艺技术没有限制堆垒的晶圆层数，也不需要使用垮过芯片边界的长连接线。因此连接线比较短可获得较小的电感，可以获得较高水平的信号性能，克服了一大难题。

----取消了垮越芯片边界的引线连接，也为降低堆垒芯片封装的成本克服了一大障碍。如欲了解更多的信息，请和Thru-Si Technologies公司的Ed Korczynski先生联系，电话号码为：408-720-3333，e-mail为edk@trusi.com 网址为：http://www.trusi.com。