导航:分析工具可以使无线电设计人员实际观察到芯片中由于衬底耦合产生的噪音特性
---- 今天，复杂的深亚微米系统集成芯片（SOC）的设计，由于特征尺寸持续缩小，集成度高和频率不断提高，电压不断降低，使得衬底噪音耦合成为无线电设计人员需要解决的一项重要课题。但是，直到最近设计人员没有别的办法，只能依靠经验方法来防止由于衬底耦合引起的交叉干扰。 ---- 但是这些经验规则往往或者不灵，或者过于保守。不论是那种情况，设计人员对于设计是否会失败总是心中没底。新推出的衬底噪音模型和分析工具，可以使设计人员了解由于衬底耦合所产生的噪音性能。 存在许多消除耦合噪音的方法 ---- 无线电设计人员碰到下述情况简直太平常了：设计小组根据以前几次设计总结出来的规律，完成了芯片设计，等到制造好了一试，发现并不能达到原定的指标。而且，除了笼统地知道，是由于衬底耦合噪音引起的以外，他们分析不出来任何深层的原因。 ---- 设计人员只能凭经验，靠直觉解决问题，采取一切想得出来的措施（重新安置模块的位置;建立隔离保护环;增加去耦电容;错开门电路通断的时间等等）。然后，这个隐患消除了，但是并不知道真正的原因。 ---- 但是等到开始设计下一个项目时，问题又来了。小组在上一个项目中所采取的一切措施都成了新的''指导规则''。然而，很可能所有这些措施都是必要的，但是，也可能仅仅其中的一项措施，是真正必要的。 ---- 他们并没有真正弄明白，他们仅仅知道上一次解决了问题。衬底噪音和加工过程中的工艺因素关系十分密切，因此，尽管这次已经采取了上次所采取的一切措施了，但是结果显示依旧又遇到了麻烦。 ---- 问题的严重性在于，当前加工芯片的费用十分高昂（一套0.18微米的掩模版，价值高达50万美元）。由于缺乏预见性，往往导致返工，既延长了设计周期，又错过了上市的机会。 ---- 无线电设计人员真正需要的是，能在设计的早期发现导致芯片衬底耦合噪音产生的原因所在。新的衬底模型和分析工具可以使他们做到这一步。 产生衬底噪音耦合的原因 ---- 衬底噪音耦合使得许多设计小组伤透了脑筋。随着工作频率的提高，特征尺寸的缩小，甚至连数字线路（例如锁相环电路，甚高频的I/O线路）也变得十分敏感，甚至需要当作''模拟线路''来考虑。 ---- 现在的高速、高集成度无线通信用芯片特别容易产生衬底噪音耦合效应。高度集成的芯片设计，电路中的许多部分共用一块衬底，形成了噪音的重要耦合路径。 ---- 蜂窝电话和寻呼机等窄带应用产品，须要滤除相邻频道的耦合噪音，对噪音的容限有较严格的要求。如果RF接收部分也和其它部分，例如基带线路，集成在同一块衬底上时，耦合到微弱接收信号上的噪音可能产生严重影响。这些问题随着频率的升高，影响也越发严重。 ---- 衬底噪音的主要来源，是供电电源的跳动和电容的耦合。当节点转换状态时，需要从电源线或接地线吸取电流。 ---- 如果输出驱动部分产生状态变换时，或者许多节点改变状态时，需要经过电源线吸取大量电流，于是产生了电压降。这将在芯片的电源上产生跳动，导致噪音的发生。电源线，或时钟线，或者晶体管的漏极区和衬底之间都存在电容（参看图1），可以导致电容耦合。 消除隐患 ---- 过去无线电工程师依靠隔离来控制衬底噪音耦合效应。最简单的隔离办法是将敏感的模拟线路部分做在单独的衬底上，即做成另外一个芯片，将它和噪音发生源的线路部分分开。这个方法虽然效果很好，但是成本较高，而且在市场竞争中没有优势。现在的无线电市场，要求在更小的封装内集成更多的功能，同时具有更低的成本;因此要求不断提高集成度。 ---- 因此无线电设计人员需要从工艺技术和设计技术两方面采取措施，使设计达到必须的隔离程度，以保证设计的产品能满足指标的要求。在制造工艺方面近年来越来越多地采用三层阱结构（有源器件经过一注入的埋层和衬底隔离开来）;和深槽结构（通过深厚的氧化层将相邻的线路隔离开来）来有效地控制衬底噪音。 ---- 采用SOI衬底是另外一种有效的抑制噪音的措施，但是成本也更高。这些制造工艺技术的确能够改进模块之间的隔离程度，提高噪音的裕度;但是随着工作频率的提高，特别是''蓝牙''这样的先进技术，又不断地给无线电设计人员提出难于解决的课题。 ---- 从设计方面提高噪音裕度不外乎两种方法，或者降低噪音源产生的噪音;或者减弱噪音接受方对噪音的敏感性。设计人员减弱数字噪音源的方法有：减小电感，减小电源的跳动，错开状态变换的时间以及减小电流强度，采用去耦电容以减小火花的影响。 ---- 仔细地选择封装，增加每种电源引出端的数量都有助于减弱数字噪音。分别给数字线路和模拟线路提供电源线和接地线，也可以减少数字线路电源线上的跳动对模拟线路的影响。 ---- 模拟线路设计人员长期以来，采用全差分线路结构和反转对称结构以提高敏感的模拟线路的噪音裕度。然而，尽管设计人员采取了一切可以采取的措施，去降低数字线路所产生的噪音水平，去改进模拟线路的噪音裕度;当今先进的无线电装置中的微弱信号，仍然非常容易地被噪音所淹没。 衬底耦合噪音的建模和分析 ---- 设计人员需要联系线路底下的衬底，来分析所设计线路的特性;只有这样才能发现并消除引起衬底部耦合噪音的原因。不论设计人员是在从事''蓝牙''线路的设计，或者是设计混合信号SOC，都需要了解数字线路部分对于模拟线路模块（对噪音十分敏感）的影响，这时，正确地建立衬底寄生参数的模型是解决问题的前提。为了建模需要高深的半导体物理知识，需要对衬底的各加工形成的层面剖面进行详细的分析。只有这样才能建立衬底的精确模型，尤其是对于目前比较新颖的工艺结构，例如三层阱结构，埋层结构，和深槽结构等。 ---- 无线电设计工程师如果使用Simplex公司开发的substrate-Storm之类的衬底建模工具，就可以了解由于衬底耦合引起的噪音影响。这个精确的3-D衬底模型，以一个Spice子线路网表的形式出现，设计人员利用它可以对衬底进行模拟。 将隐患消除在设计的早期，可以"一两拨千斤" ---- 解决衬底耦合噪音问题，牵涉到设计的许多基本考虑，例如模块的安置，封装的选择，以及工艺结构的选定。因此，最好采取预防为主的方针，尽力避免出了问题再来补救的被动局面。 ---- 到了设计验证的最后阶段，即将交出制版的PG带时，才发现衬底耦合噪音问题将是代价十分昂贵的灾难。通过对衬底模型的模拟和分析，得到了定量的反馈信息，有助于设计小组人员了解并发现衬底噪音问题----这时采取措施加以解决要容易得多。 ---- 在设计的早期阶段，例如在版图规划阶段，为衬底建模，并进行分析，最为有效;能够以最小的代价获得最大的收益。这样在版图规划阶段，设计人员可以估计模块安置，封装选择，背面镀金属，电源供给分配，不同的节点偏置方案，以及不同结构，例如是否三层阱，隔离环等构造的影响和效果。 ---- 以上的措施，例如三层阱结构，或背面镀金属的采用，虽然都可能增加制造成本;但是却可能有把握在第一次投片后就获得能够工作的硅芯片。对衬底的建模和分析可以使设计人员得到所需要的定量数据，以便了解采取措施的必要性。 ---- 在设计模拟线路的单元电路时，进行衬底建模和分析也是十分有效的。在此阶段设计人员有可能设计出具有充足噪音裕度的单元，并能了解单元的噪音状况。这当然比单元已经被设计人员引用上百次以后，才发现有噪音问题，再来设法控制，要好得多。设计人员设计的线路噪音裕度越高，在这方面的经验越丰富;要想进一步改进和提高，也就更加困难了。这时也更需要采用较为有效的工具。
图1：连接导线和衬底之间的电容可以产生电容耦合
图2：使用Simplex公司的SubstrateStorm衬底建模和分析工具，可以以丰富的彩色显示衬底交叉干扰的情况。