P1口的某一位作为输出线时，将“1”写入该位口锁存器，则 Q 端上的输出场效应管T截止，该位的输出引脚由内部的拉高电路拉成高电平，输出“1”；将“0”写入口锁存器，输出场效应管T导通，引脚输出低电平，即输出“0”。

P1口的某一位作为输入线时，该位的口锁存器必须保持“1”，使输出场效应管T截止，这时该位引 脚由内部拉高电路拉成高电平，也可以由外部的电路拉成低电平，CPU读P1引脚状态时实际上就是读出外部电路的输入信息。P1口作为输入时，可以被任何TTL电路和MOS电路所驱动，由于内部具有提升电路，也可以被集电极开路或漏极开路的电路所驱动。