瑞萨科技宣布已开发出一种高速、低功耗可合成DSP（数字信号处理器）核系统级芯片（SoC）器件。该DSP核采用了一种包括饱和预测器电路的新型饱和处理方法，以及可提高运行速度的分层结构布局技术。这些技术进展有助于实现比以前的瑞萨DSP设计快约20%的内核速度。

用于新型特大指令字组（VLIW）型可合成DSP核的测试芯片已采用90nm CMOS工艺制造成功。该内核可在1.2V电源电压条件下实现1.047GHz的最高工作频率。在该速度条件下执行一次128点（tap）远红外（FIR）滤波器操作的功耗仅为0.10mW/MHz，内核的硅片面积非常小巧：约为0.5mm2。

这种DSP核将嵌入在瑞萨的各种SoC器件中，以满足电子产品和系统的下一代多媒体处理应用需求。