作者：马立得, 原好子

    虽然领先的逻辑芯片制造商还在为各自的45nm工艺技术进行最后润色，并竭尽所能降低功耗，但他们同时也在不遗余力地为32nm及更精细的节点寻找制造突破点。在不久前于旧金山举行的国际电子器件大会(IEDM)上，供应商们为不断增多的方案争论不休，这些方案包括：光刻工具、高k门电介材料和多孔超低k膜。

    一些专家甚至警告说，由于成本和技术复杂性的原因，32nm节点可能会被延迟。面向逻辑技术的32nm节点预计于2009年投入使用，但很有可能会被推迟到2010年，IBM院士兼纽约T.J. Watson研究中心硅技术总监Ghavam Shahidi表示。

    “32nm还是有机会如期推出的。”Shahidi在IEDM的一次小组讨论上说，“我不排除这种可能。”

    另一方面，像英特尔这样的芯片制造商，仍在坚持已经进行了两年的工艺技术路线。“我们正处在32nm开发阶段，到2009年一切应该会就绪。”英特尔资深院士、工艺架构与集成总监Mark Bohr表示，“但是很明显，挑战正变得越来越大。”

    观察人士表示，在32nm节点，设计成本将急遽增长并有可能失控。芯片将变得更复杂。另外，功耗可能成为最大问题。“功耗在驱动技术发展。”加州大学伯克利分校电子工程和计算机科学副教授Vivek Subramanian表示。

    除了上述困难，芯片制造商还面临许多制造挑战，尤其是光刻问题。许多领先的半导体制造商才开始初次将193nm浸没式光刻工具用于45nm节点的生产。而英特尔在45nm节点将继续采用传统的“干”式193nm扫描光刻机。

    每套浸没式光刻工具的成本已接近5千万美元。在32nm，许多专家相信芯片制造商将扩充自己的193nm浸没式扫描光刻机，并采用昂贵的二次制图或二次曝光技术。

    设备制造商Applied Materials公司高级副总裁兼基础工程总经理Farhad Moghadam相信，32nm节点将标志着业界一次根本性变化。目前，关键的IC生产技术是光刻，但在32nm及更小节点，半导体制造重心将转向“材料时代”，他说。

    芯片制造商在32nm节点的栅堆叠应用中，转向采用高k电介质。高k材料原本在45nm节点就可以采用，但该技术面临一些整合障碍。“在32nm，供应商将需要高k材料。”VLSI Research的研究人员David Lammers表示。

    除高k材料外，Applied的Moghadam还列举了许多其它材料的变化，包括：多孔超低k膜和应变(strained)碳化硅等。在32nm节点，还需要用于化学机械法抛光、蚀刻和物理气相沉积以及其它工艺的新化学技术。

    多种45nm技术争奇斗艳

    逻辑制造商一边对32nm忧心忡忡，一边不遗余力地备战即将于2007年启用的45nm节点技术。在IEDM上，几家供应商做了进展报告，例如，由飞思卡尔、NXP和ST组成的Crolles2 Alliance提交了一篇介绍45nm低功耗平台的论文。该平台采用了浸没式光刻、低k膜和无需掩膜的应变材料。

    在另一个报告中，东芝、索尼和NEC电子表示三家已联合开发出一种45nm的bulk-CMOS工艺技术。采用该技术，研发团队制造出一款嵌入式SRAM原型，其中的晶体管性能比上一代工艺提高30%以上。

    该工艺包括浸没式光刻、应变硅和多孔低k绝缘膜。研发团队采用的是尼康的数值孔径(NA)为1.07的浸没式光刻系统。

    “我们将45nm CMOS逻辑所需的全部技术都整合在一起。”东芝半导体先进逻辑技术部首席科学家Masaaki Iwai介绍。该研发团队预期该工艺将能在2007年底前做好量产准备。

    在IEDM上，由AMD、IBM、索尼和东芝合组的研发团队也展示了一种45nm工艺。不用损坏k值为2.4的低k膜就可进行化学机械法抛光，这几家公司表示。

    相应的，瑞萨也宣布了用于微处理器和SoC产品的45nm工艺。这种名为CMIS的晶体管技术是一种采用金属栅实现P型晶体管、传统的多晶硅栅实现N型晶体管的混合结构。由于无需对现有制造工艺进行大的改动就可实现该工艺，所以降低了生产成本，瑞萨表示。

    CMIS技术在P型晶体管成形时采用高k材料。由氮氧化铪硅(HfSiON)构成的高k材料可通过在原先的制造工艺上添加氟离子植入并对钛氮层进行少量处理生产出来。