矽统科技(SiS)日前表示，有别于DRAM产业普遍采用的TSOP或BGA封装方式，矽统成功开发出速度与性能并举的CDFN(Chip Scale Dual Fine-pitch No-lead)封装方式，备受客户好评。

　　目前，个性化、轻巧型电子产品崇尚采用先进的CSP(Chip Scale Package)封装方式，具有减小芯片封装后尺寸的特点，即裸片尺寸等同于封装后尺寸，且封装后的IC尺寸不超过芯片的1.2倍，与裸片相比也不超过其1.4倍。

　　CDFN封装方式芯片面积与封装面积之间的比值很小，能够极大地缩短数据传输的延迟时间，满足芯片I/O引脚数不断增加的需求。此外，该封装方式也符合欧洲RoHS规范。

　　CDFN封装适用于引脚数少的IC，如内存模块和便携式电子产品的IC。未来随着信息家电、数字电视、电子书、WLAN/Gigabit以太网、ADSL/手机芯片、蓝牙等新兴产品的发展，矽统研发的CDFN封装方式也将被大量采用。