近日，硅设计链产业协作组织(Sili-con Design Chain Initiative)的半导体工业领导厂商宣布，经流片验证的低功耗90纳米芯片设计技术可使芯片的总功耗降低40%。该低功耗设计采用了多个厂商的先进技术，ARM1136JF-S测试芯片，ARM Artisan标准设计单元库和存储单元，Cadence Encounter设计平台和TSMC的Refer-ence Flow5.0。参加硅设计链协作组织的公司有应用材料、ARM、Cadence、TSMC等。