为了降低含SiO2介电薄膜的介电常数k，增加多孔性是通常采用的方法。但是，对采用低介电常数SiOC和多孔薄膜的内连线的可靠性进行全面测试是一个相对很新的领域。除了介电材料的改变外，可靠性还受到金属线间距不断缩小的影响。目前，先进器件的金属线间隔已经达到了100 nm的水平。
　　在最近一篇题为“多孔低介电常数硅基内连线介电质的漏电、击穿和TDDB特性”的报告中，德州仪器公司（TI）的Ennis Ogawa和同事研究了硅基介电质的多孔性对漏电、击穿强度（Ebd）和经时介电质击穿（Time dependent dielectric breakdown，TDDB）的影响。不出所料，他们的测试结果显示低介电常数薄膜的可靠性确实会随着多孔性的增加而变差。
　　更有意思的是，他们发现SiO2、SiOF、SiOC和多孔MSQ薄膜的失效动力学行为却很相似，并证明失效行为（包括电场加速系数和激活能等参数）与多孔性程度无关。该研究小组在三月召开的第41届国际可靠性物理学年会（41st Annual International Reliability Physics Symposium）上报告了这一发现。
　　他们采用通过标准镶嵌层工艺制作、相互交叉的梳状蛇形测试结构来测量漏电流、Ebd和TDDB特性。典型的蛇形测试结构的长度和宽度分别约为0.32μm和0.18μm，金属线间距约为0.17μm，梳状结构高度为1665μm。TDDB和激活能分别在105℃和105-120℃下测试。有效电容面积为1 × 10-3 cm2。所有测试均为晶圆水平（wafer level），温度通过热卡盘（chuck）控制。
　　漏电流和击穿电压测试在25-250℃进行。正极和负极电流分别监测至少1小时，以确认是否会发生铜迁移。结果没有观察到任何铜迁移现象。测试过程中，在梳状金属上加正偏压，而蛇形交叉结构接地。当漏电流迅速增大到2倍或2倍以上时，认为到达击穿。电场强度由通过介电质的压降除以它的间距（170nm）来得到。TDDB分布则用Weibull统计方法进行分析。

　　研究显示，漏电流密度基本与低电场强度下漏电流密度相似，但是即使击穿时的电流密度相对很小（约2 MV/cm）时，MSQ薄膜击穿也要比SiOF和SiOC薄膜早很多。TDDB结果和Weibull分布吻合得很好。数据显示多孔性程度越高，薄膜越快失效。有意思的是，失效时间的比较结果却显示SiO2、PETEOS、SiOF、SiOC和p-MSQ的电场加速系数相当类似，与厚的SiO2膜接近。TDDB激活能也很类似，说明它们具有共同的失效动力学行为。TDDB结果表明硅基介电质的多孔性对失效物理学行为影响甚微，甚至没有影响，但是多孔性对击穿强度和失效时间却有重要影响。
　　最后，TI研究小组利用渗透理论（该理论以前用于模拟MOS电容的栅氧化层击穿现象）提出了介电质击穿模型。该模型中，他们将多孔介电质看作是铜导线之间的三维标准单元格阵列。在电场应力作用下，这些标准单元格可能会通过键断裂机理退化成缺陷单元格。假设缺陷单元格的电子波函数与相邻缺陷单元格的波函数发生重叠，那么相邻缺陷单元格之间就有可能导通电流。当一整列缺陷单元格与电容的金属电极相连时，就发生了电击穿现象。
　　该模型假设增加介电质多孔性相当于增加了缺陷单元格。Weibull分布函数关系显示击穿电压和有效介电常数之间具有线性关系。为了检验这一重要假设，他们还与用Monte Carlo模拟方法得出的结果进行了核实。该模型与观察到的数据完全吻合，证明Ebd和TDDB的降低与低介电常数薄膜多孔性的增加具有直接相关性。（杨沁清审校）

相关文章：
　　半导体业需重新评估低K介电材料的作用
　　Novellus公司首席技术官兼执行副总裁Wilbert van den Hoek在Semicon West研讨会上表示，半导体业需要重新考虑低K介电材料在其技术蓝图中的角色。他说：“我们不得不面对的残酷现实是：即使我们能解决这些材料的制造和集成问题，我们也不知道如何向电路设计师传达它们的优越性。所有这些工作不会给我们带来任何利益。” van den Hoek的观点主要基于客观数据，他引用了一系列最近发表的论文，这些论文论证的不是低K介质减少寄生电容的优势，而是检验了采用这些材料制成的互连堆栈的实际电气特性。他说，在仿真和实际测量中，采用K=2.2的材料制造出的互连堆栈不比采用K=2.7的材料所制成的互连性能好。同样的情况也出现在K为2.7和2.9的性能对比上。