---除了举办50多场内容涉及设计方法和EDA工具开发领域最新进展的专题研讨会之外，本年度的设计自动化大会（DAC2004）还展示了来自200多家领先的EDA、硅片和IP供应商的商品。这里介绍的是在此次展会上亮相的部分重点展品，供读者参考。
---Mentor Graphics公司（位于美国俄勒冈州Wilsonville）展出了其Catapult C合成工具，该工具能够利用非定时型C++代码以20倍于传统手工方法的速度自动生成无误差的寄存器转移级硬件描述。这种工具是面向那些从事ASIC或FPGA开发的设计师的。
---Arithmatica公司（位于美国加利福尼亚州Redwood City）展示了其用于标准单元和定制IC设计流程的CellMath产品线。该硅片IP有助于相关公司在无须改变现有设计原则的情况下实现优于传统EDA工具的硅片使用效率。
---Silicon Design Systems公司（位于美国加利福尼亚州Santa Clara）推出一种名为K-Route、旨在解决因亚微米和纳米技术的使用而变得突出的IC设计闭合（Design Closure）问题的并行布线技术。其自适应精细颗粒化布线架构同时采用了布线、抽取、分析和优化引擎，目的在于以更快的速度和更高的可预测性来完成严格受限的设计。
---Sigrity公司（位于美国加利福尼亚州Santa Clara）展出了XcitePI工具，这种工具可完成具有封装效应的全芯片电源栅格结构的动态仿真，以确定电源完整性问题的严重程度。该工具能够帮助半导体、计算机、图形、通信和网络行业里的有关公司消除因采用复合IC所带来的昂贵成本，从而有望使每项设计的费用节省数百万美元。
 ---Nassda公司（位于美国加利福尼亚州Santa Clara）重点推出其HSIMplus平台和Hanex 5.0软件。HSIMplus平台用于对高性能的模拟、混合信号、存储器和系统级芯片设计进行全面的仿真和分析，而Hanex 5.0则用于对采用130nm（或更小几何尺寸）工艺的前沿定制数字设计进行电路级定时和串扰分析。
---ilicon Dimensions公司公布了有望解决设计闭合问题的Chip2Nite 工具套件，这组工具可完成对复杂的分层IC的全面设计规划和分析。对设计工程师来说，这是他们第一次拥有了一个能够让逻辑设计师和结构设计师通过各自技术专长的有机结合来迅速完成积木设计的平台——从而压缩了成本、降低了风险并加快了产品的面市进程。
---Fish Tail Design Automation公司（位于美国俄勒冈州Lake Oswego）展示了其Focus设计工具，该工具可执行设计的功能抽取，以在芯片内部捕获关键的控制逻辑信号。随后它将进行符号仿真，以便在未采用用户规定的激励源的情况下识别错误和多周期路径。
---TransEDA公司（位于美国加利福尼亚州Los Gatos）推出了其VN-Spec规范覆盖工具（Secification Coverage Tool），它为设计和检验流程中的要求管理带来了一套完整的方法，对于那些需要获得其SoC检验过程的一个更加全面的显示影像的项目研究小组而言，该工具为其提供了要求跟踪和影响分析能力。该公司还计划为其VN-Cover覆盖分析（Coverage Analysis）产品推出一种可覆盖性分析（Coverability Analysis）选项。
---Forte Design Systems公司（位于美国加利福尼亚州圣何塞）公布了其Cynthesizer工作特性合成工具，它提供一条从SystemC至RTL、检验和协同仿真的实现途径。该工具通过由一个C++/SystemC算法描述来自动生成优化RTL代码的方法加速了集成电路和系统级芯片的RTL传递。
---Agilent Technologies Eesof EDA公司（位于美国加利福尼亚州Palo Alto）展出了其最新版的RFDE（RF Design Environment，RF设计环境）软件，该软件是由Cadence Design Systems（位于美国加利福尼亚州圣何塞）和Agilent两家公司组成的联合体所开发的。其展示的重点产品之一是“无线测试台”（Wireless Test Benches），它通过将来自信号源的与RF检验有关的所有信息与测量结果和标准所要求的设置相组合并采用一条用于测试台检验的仪表连接线的方法提供了一个无缝检验环境。
---ProDesign公司（位于美国俄勒冈州Wilsonville）展示了CHIPit Platinum Plus版检验和确认平台。它所采用的紧凑、模块化和可扩缩原理实现了可能的最高性能（运行速度超过100MHz），并同时造就了系统的可缩放性（最多可拥有1000万个ASIC门电路）。
 ---Zenasis Technologies公司（位于美国加利福尼亚州Campbell）在本次展会上推出ZenTime2.1定时解决方案，旨在为高性能设计提供自动化定时和定时闭合（Timing Closure）解决方案。该公司还展示了ZenCell Factory 1.1自动化程序库单元生成工具，它能够在短短数天（而不是数月）的时间里生成数以百计经过全面的布局、特性分析和检验的组合逻辑单元。
 ---总部位于美国加利福尼亚州圣何塞的0-In-Design Automation公司，展出了其2.2版的Archer Verification 系统，该系统提升了覆盖驱动型检验（coverage-driven verification，CDV）方法的效率，因而使得从事具有数百万个门电路的系统级芯片（SoC）和ASIC设计的设计和检验小组的工作效率有所提高。这些改进允许用户对某项设计的总覆盖率（包括功能、事务处理和结构覆盖率）进行更加精确的测量，并了解如何获得覆盖闭合。
---OEA International公司（位于美国加利福尼亚州Morgan Hill）展出了新版Spiral，这是一种用于对模拟和RF芯片中的嵌入式螺旋管电感器进行合成的专用3D电感器设计工具集。该工具集通过增加对虚拟金属填充和开槽宽体金属的支持而提供了对平衡-不平衡变压器、差分电感器、变压器以及65nm和90nm生产工艺而言至关重要的各种功能的附加支持。
---VaST System Technology公司（位于美国加利福尼亚州圣尼维尔）重点展出了其旨在减少芯片用量并加速开发时间的CoMET 5系统工程环境。该套件包括两款新型工具，即Prototype Constructor和Peripheral Builder，它们使得设计工程师们能够生成并修正其虚拟设计原型。
---ACAD公司（位于美国加利福尼亚州圣何塞）推出具有针对混合数字和模拟设计的晶体管级仿真分析能力的FineSim混合仿真分析工具。该工具可被用来在布局阶段的前后对芯片进行全面的分析，并保持完整的晶体管级准确度。
 ---Xyalis公司（位于法国Grenoble）展示了基于GTsmooth2.0模型的评估器和模型平铺插入工具。该工具可提供芯片的密度图、芯片表面的3D表示以及用于剖面分析的2D垂直切割曲线图。
---Heir Design公司（位于美国加利福尼亚州Santa Clara）展出其可对潜在的定时瓶颈提供快速反馈的TimeAhead静态定时分析环境，旨在帮助FPGA设计师较早地（在元件布局和布线之前）发现并解决设计性能问题。该工具与该公司的PlanAhead分层平面布局工具是集成在一起的。
---Carbon Design Systems公司（位于美国马萨诸塞州Waltham）宣布了其DesignPlayer软件的改进版，改进后的软件能够无缝地插入硬件回归环境之中并由各种测试台来驱动。该工具声称其性能较之现用的解决方案提升了10倍。
---Optimal公司（位于美国加利福尼亚州圣何塞）展示了O-Wave设计工具，该工具可为高频IC、封装和印刷电路板设计提供3D全波电磁仿真、寄生抽取（Parasitic Extraction）和信号完整性分析。该公司还推出了用于寄生抽取和S参数转换的信号完整性设计实用程序套件Sidea。
---AmmoCore公司推出了其升级版的结构设计套件——Fabrix。该工具采用了SuperFlat软件设计架构和一种可提高生产率的方法流程。
---更多关于DAC2004的信息请与Kevin Lepine 联系，电话：303-530-4562, E-mail：kevin@mpassociates.com, 或登录http://www.dac.com/41st/reg.html网站。